R:307

P. 19

esp@cenet - Document Bibliography and Abstract - Method of... http://l2.espacenet.com/espacenet/abstract?CY=ep&LG=en&...

ating that field emission display screens and flat Steireiein leibtennete

Patent Number:

F EP0834897, B1

Publication date:

1998-04-08

inventor(s):

BALDI LIVIO (IT); MARANGON MARIA SANTINA (IT)

Applicant(s):

SGS THOMSON MICROELECTRONICS (IT)

Requested Patent:

<u>IP10188785</u>

Application Number:

EP19960830509 19961004 Priority Number(s). : EP19960830509 19961004.

IPC Classification:

H01J9/02; H01J1/30 H01J9/02B2; H01J1/304B

EC Classification: Equivalents:

DE69621017D, DE69621017T, 🏋 US6036566

Cited Documents:

US5815206; WO9618206; US5457355

Abstract

The microtips (14) of charge emitting material, which define the cathode of the flat FED screen and face the grid of the screen, are tubular and have portions (16) with a small radius of curvature. The microtips (14) are obtained by forming openings (10) in the dielectric layer (6) separating the cathode connection layer (3, 5) from the grid layer (8); depositing a conducting material layer (11, 12) to cover the walls of the openings, and anisotropically etching the layer of conducting material to remove it, i.a., from the upper edge of the portion covering the walls, so as to form inwardly-inclined surfaces (15) with emitting tips (16). Subsequently, the portions of the dielectric layer surrounding the microtips are removed (18).

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公園番号

特開平10-188785

(43)公開日 平成10年(1998)7月21日

(51) IntCL⁸

識別記号

FΙ HOIJ 9/02

В

HO1J 9/02 HO1L 29/66

HO11 29/66

審査請求 未開求 請求項の数16 OL (全 8 頁)

(21)出職舎号

特徴平9-271094

(22) 出廊日

平成9年(1997)10月3日

(31)優先権主要等号 96830509. 4

(32)優先日

1996年10月4日

(33) 優先權主張国

イタリア (IT)

(71) 出融人 392032889

エスジーエスートムソン マイクロエレク トロニクス エス、アール、エル、 SGS-THOMSON MICROEL

ECTRONICS S. R. L.

イタリア国 20041 ミラノ アグラーテ プリアンツァ ヴィア シー. オリヴ

エッティ 2

(72)発明者 リヴィオ・パルディ

イタリア国、20041 アグラテ・プリアニ

ツァ、ヴィア・ダンテ、26/28

(74)代理人 并理士 筒井 大和 (外2名)


最終頁に続く

(54) 【発明の名称】 平面FEDスクリーンの製造方法および平面FEDスクリーン

(57)【要約】

【課題】 一般的なマイクロエレクトロニクス技術と設 備を使用して遙かに少ないコストにてマイクロチップを 形成することを可能にする製造方法を提供する。

【解決手段】 平面FEDスクリーンのカソードを画定 しそのスクリーンのグリッドを指向する電荷放出材料の 構造体14は、管状体で小さな曲率半径の部分16を有 する。この構造体14は、第1の導電層3および抵抗層 5を第2の導電層8から分離している誘電層6内に開口 部を形成し、開口部の壁をカバーする薄電材料の層およ び導電層を堆積し、放出チップである部分16が付いて いる内側に傾斜したエッジ15を形成するように、壁を カバーする部分の上端から導電材料の層を取り除くため に導電材料の層を異方性的にエッチングすることによっ て得られる。この後、構造体14を囲む誘電層6の部分 を取り除く。



(2)

特別平10-188785

1

【特許請求の範囲】

【請求項1】 第1の導電層(3,5)を形成するステップと、

前記第1の導電層の上に絶縁層(6)を形成するステップと、

前記絶縁層の上に第2の導電層(8)を形成するステップと、

前記第2の導電層および前配格録層の中に壁を有する開口部(10;27)を形成するステップとを有する平面 FEDスクリーンの製造方法であって、

前記開口部の前記壁を電荷放出材料の部分(14;30)でカバーするステップと、

電荷放出材料の前配部分を異方性的にエッチングするステップとをさらに備えることを特徴とする平面FEDスクリーンの製造方法。

【譜求項2】 請求項1記載の平面FEDスクリーンの 製造方法であって、暴方性的にエッチングする前記ステップに、電荷放出材料の前記部分(14;30)を囲む 前記絶縁層(6)の選択傾域を取り除くステップが続く ことを特徴とする平面FEDスクリーンの製造方法。

【請求項3】 請求項2記載の平面FEDスクリーンの 製造方法であって、前配取り除くステップは、前配第1 および第2の導電層(3, 5, 8)および電荷放出材料 の前記部分(14;80)に関して選択的に前配起縁層 (6)を等方性的にエッチングするステップからなることを特徴とする平面FEDスクリーンの製造方法。

【請求項4】 請求項1~3のいずれか1項に記載の平面FEDスクリーンの製造方法であって、前記カバーするステップは、前記総番層(6)の上および前記與口部(10;27)の中に導電材料の層(12;29)を形 30成するステップからなり、前記異方性的にエッチングするステップは、前記薄電材料層の部分を前記第2の薄電層(8)、前記関口部の底部および電荷放出材料の前記部分(14;30)の上部エッジから部分的に取り除くステップからなり、前記関口部の前記壁に対して傾斜している電荷放出材料の前記部分(14;30)の上面(15;31)および小さな曲率半径の部分(16;32)を形成することを特徴とする平面FEDスクリーンの製造方法

【請求項5】 請求項4記載の平面FEDスクリーンの 40 製造方法であって、導電材料の層(12;29)を形成する前記方法は、化学蒸着によって行われることを特徴とする平面FEDスクリーンの製造方法。

【酵求項6】 請求項4または5記載の平面FEDスクリーンの製造方法であって、前記導電材料は、タングステン、ドーブした単結晶のシリコンおよびドープしたアモルファスシリコンからなるグループから選択されることを特徴とする平面FEDスクリーンの製造方法。

【請求項7】 請求項1~6のいずれか1項に記載の平 ッド領域(8)と、前記絶縁領域中の多数の開口部(面FEDスクリーンの製造方法であって、前記第1およ 50 8)と、前記規口部中の多数の放出構造体(14:3

び第2の導電層(3,8)は、クローム、モリブデン、アルミニウム、ニオブ、タングステン、タングステン理化物、チタン理化物、およびドープしたアモルファスおよび単結星のシリコンからなるグルーブから選択された材料から形成されることを特徴とする平面FEDスクリーンの製造方法。

【請求項8】 請求項4~7のいずれか1項に記載の平面FEDスクリーンの製造方法であって、導面材料の層(12;29)を形成する前記ステップの前に接着層(11;28)が推覆されることを特徴とする平面FEDスクリーンの製造方法。

【請求項9】 請求項8記載の平面FEDスクリーンの製造方法であって、前記導電材料はタングステンであり、前記接着層はチタン/チタン窒化物からなることを特徴とする平面FEDスクリーンの製造方法。

【請求項10】 請求項4~9のいずれか1項に記載の 平面FEDスクリーンの製造方法であって、異方性エッ チングの前記ステップは、電荷放出材料の前記部分(1 4;30)の高さを低くするためにオーパエッチングす 20 ることからなることを特徴とする平面FEDスクリーン の製造方法。

【請求項11】 請求項1~10のいずれか1項に記載 の平面FEDスクリーンの製造方法であって、開口部 (27)を形成する前記ステップは、前記第2の海電層 の中に第1のキャビティ(22)を形成するステップか らなり、前記第1のキャビティは横方向の壁を画定し、 前記第1のキャビティの前記機方向の壁を囲むスペーサ (25)を形成し、また前記絶縁層(6)の中に前記ス ペーサによってマスクされた第2のキャビティを形成す ることを特徴とする平面FEDスクリーンの製造方法。 【請求項12】 請求項11記載の平面FEDスクリー ンの製造方法であって、スペーサ(25)を形成する前 記ステップは、前記第2の導電層(8)の上および前記 第1のキャピティ(22)の中にスペーシング層(2 3) を形成し、前配スペーシング層を異方性エッチング するステップからなることを特徴とする平面FEDスク リーンの製造方法。

【請求項13】 請求項12記載の平面FEDスクリーンの製造方法であって、前記スペーシング層(23)が 窒化物でできていることを特徴とする平面FEDスクリーンの製造方法。

【諸求項14】 諸求項11~13のいずれか1項に記載の平面FEDスケリーンの製造方法であって、前記スペーシング層(23)を展方性エッチングする前記方法に、前記スペーサ(25)を取り除くステップが続くことを特徴とする平面FEDスクリーンの製造方法。

【請求項15】 カソード領域(3,5)と、前記カソード領域上の総縁領域(6)と、前記絶縁領域上のグリッド領域(8)と、前記絶縁領域中の多数の開口部(18)と、前記絶縁領域中の多数の開口部(14.3)

(3)

特牌平10-188785

0) とからなり、前記放出構造体が前記カソード領域 (3, 5) に電気的に接続されるとともに前記グリッド 領域(8)に対向し前記グリッド領域(8)から距離を おいて配置されている平面FEDスクリーンであって、 前記放出構造体(14;30)が前記グリッド領域に対 向する端面(15;31)を備えた管状体であり、前記 端面は内側に傾斜するとともに小さい曲率半径の部分 (18; 82) を有することを特徴とする平面FEDス

【讃求項16】 請求項15記載の平面FEDスクリー 10 触するように適応させた開口部を備えている。 ンであって、前記放出構造体(14;30)が円筒形で あることを特徴とする平面FEDスクリーン。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は平面FED(Field Emission Display: 電界放出ディスプレイ) スクリーン の製造方法およびその方法によって得られた平面スクリ ーンに関するものである。

[0002]

【従来の技術】周知のように、ボータブルな電子機器 (ラップトップコンピュータ、個人用オーガナイザ、ボ ケット形TV、電子ゲーム)へ向かう傾向が翻続してい るため、奥行きが浅く軽量で電流消費の少ない小型のモ ノクロスクリーンまたはカラースクリーンに対する膨大 な需要がもたらされている。従来のブラウン管を使用し たのでは寸法と奥行きについての要求事項に適合できな いので、現在様々な技術が研究されている。その技術の 中で、問題となっている特定用途に対して最も興味深い ものは、LCD(液量ディスプレイ)技術の他には、F ED技術であり、この技術によって消費電力が少なく、 CRTと同様のカラー品質が得られ、どの角度からでも 見ることができるという利点を得ることができる。

【0003】このFED技術(例えば、C.A. Spindt の 米国特許第3, 665, 241号、第3, 755, 70 4号、第3, 812, 559号、第5, 064, 369 号、およびX. Wasa らの米国特許第3, 875, 442 号の対象)は、真空加速された電子のボンバードによっ てガラススクリーン上に堆積された発光性合成物を励起 させることによって光が放出されるという点では、従来 のCRT技術と同様である。2つの技術間の主な相違点 40 1の導電層に直接接触してチップを形成する。このステ は、電子ビームを発生しコントロールする方法にある。 すなわち、従来のCRT技術は、単一のカソード(また はカラー当たりのカソード)を使用し、電子ビームは電 界によってコントロールされスクリーン全体をスキャン する。これに対してFED技術では、スクリーンに平行 にスクリーンから少し離して配置したグリッドによって それぞれがコントロールされるマイクロチップからなる 多数のカソードを使用し、グリッド電圧とカソード電圧 の適切な組み合わせによってこのマイクロチップを逐次

రే.

【0004】マトリックスの列を形成するカソード接続 体は、ストリップの形状の第1の低抵抗率の導電層から なる。この第1の導電層の上に、認電層によって電気的 に絶縁して、システムのグリッドを形成する第2の導電 層を、平行なストリップ形状にて、前者に垂直かつマト リックスの行を形成するように設ける。第2の導電層 (グリッド) および誘電層は、第1の導電層まで延在す るとともにマイクロチップを第1の導電層に電気的に接

【0005】電子放出はマイクロチップを通して発生す るもので、このマイクロチップは、その先端で電界が増 大することを利用するためにほぼ円錐形をして、先端材 料 (例えば、金属) と真空との間の障壁を減らしてい る。しかしながら、電子放出はエミッタの小さな曲率半 径にほぼ依存するので、文献で引用されているように、 プリズム状またはダブル円錐状の電極を利用して、効率 的な放出を理論的に可能にすることもできる。

【0006】カソードおよびマイクロチップを形成する 方法は、例えば前述のSpindtの特許および米国特許第 4,857,161号、第4,940,916号および 第5、194、780号に記載されている。さらに特定 して言うと、米国特許出願第4,857,161号で は、以下のステップからなる。

【0007】1、第1の導電層 (カソード) を、絶縁基 板(ガラス)上に堆積する。

【0008】 2、第1の導電層をマスクしエッチングし て、マトリックスの列を形成する(カソード接続体)。 【0009】3、誘電層を堆積する。

【0010】4、第2の導電層(グリッド)を堆積す 30

【0011】5、第2の導電層と誘電層の中に、直径が 1.2~1.5 mmで第1の導電層まで延在する円形の開口 部をマスキングによって画定する。

【0012】6、そのように形成された構造体の上に、 ニッケルが閉口部に入るのを防ぐために、高角度スパッ タリングによってニッケル層を堆積する。

【0013】7、ある金属(例えば、モリブデン)を次 にスパッタリングによって堆積する。開口部の金属は第 ップは垂直またはほぼ垂直なスパッタリングによって行 われ、開口部の壁およびニッケル層のシールド効果のた めに阻口部の底に金属が堆積され、グリッド電極とほぼ 同じ高さのチップを備えた円錐形状となる。

【0014】8、第2の導電層上のニッケル層は電気化 学エッチングによって取り除かれ、 関口部の中に形成さ れた円錐状のチップを損傷することなく、グリッド上に 堆積した金属をリフトオフする。

【0015】9、第2の導電層および誘電層の周辺部が 的に励起することによってスクリーンがスキャンされ 50 エッチングされ、カソード接続体の強部を解放する。

(4)

特闘平10-188785

5

【0016】10. 第2の導電層をマスクしエッチング して、マトリックスの行を形成する(グリッド接続

【0017】11.アノードとして動作する導電材料の コーティングを第2のガラス基板上に堆積する。カソー ドルミネセンス層を堆積する。そして、第2の基板を、 カソードルミネセンス層とグリッド接続体との間にラン ダムに配置したスペーサとともにグリッド上に位置させ ð.

[0018]

【発明が解決しようとする課題】上述の方法には次の欠 点がある。すなわち、ステップ6の高角度のニッケル堆 積は、問題のタイプの平面スクリーンの基板の寸法がか なり大きい (約27×36cm) ために極めて困難であ る。また、基板全体を確実に均一に堆積する必要がる。 さらに、確実に等方性的に堆積するために、基板を堆積 の間に回転させるという事実がある。このために、上述 のステップには、複雑でかさばっていて高価な特別に設 計された装置を使用しなければならない。

【0018】本発明の目的は、一般的なマイクロエレク 20 トロニクス技術と設備を使用し、もって遙かに少ないコ ストにてマイクロチップを形成することを可能にする製 造方法を提供することであり、これにより递成できる結 果により大きな信頼性を与えることになる。

【0020】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および新付図面から明らかに なるであろう。

[1500]

【課題を解決するための手段】本頭において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 以下のとおりである。

【0022】本発明によれば、それぞれ特許請求の範囲 1~15で請求するように、平面FEDスクリーンを製 造する方法およびその方法で得られる平面スクリーンを 提供する。

【0023】実際上、本発明によれば、小さな曲率半径 を有する部分を特徴とする管状のマイクロチップは、誘 電層中に開口部を形成し、開口部の壁を覆う等電材料の 層を堆積し、導電材料の層を異方性的にエッチングして 壁を覆う部分の上端部から他の場所の間でそれを取り除 40 き、上端部にテーパが付いた管状のマイクロチップを形 成する。続いて、マイクロチップの周りの誘電層を選択 的にエッチングすることによって得ることができる。

[0024]

【発明の実施の形態】2つの好適な制限されない本発明 の実施の形態を、添付の図面を参照して説明する。

【0025】図1~図5は、実施の形態1に基づいて、 各種の製造ステップにおける半導体材料のウェハの斜視 図を取り入れた断面図を示す。

様の断面図を示す。

【0027】 (実施の形態1) 図1を参照し、まず最初 に、第1の導電層3(例えば、クロミウム、モリブデ ン、アルミニウム、ニオブ、タングステン、タングステ ン珪化物、チタン珪化物、ドープしたアモルファスまた は単結晶シリコン)を絶縁材料(例えば、セラミックま たはガラス)の基板1上に堆積する。次に、第1の導電 居3をマスクしエッチングして、マトリックス(カソー ド接続体)の列を形成して図1に示す構造体を得る。

10 【0028】次に、マイクロチップ内の電流を制限した りさらに良く流すために、例えばドープしたシリコンの 複数の層からなる高抵抗率の抵抗層5を第1の導電層3 の上に堆積する。誘電(例えば、シリコン酸化物)層6 を次に堆積して、カソードをグリッド導体から絶縁す る。第2の導電層8(例えば、第1の導電層3と同じ材 料)を堆積してグリッド電極として作用させる。そし て、マスキングおよびその後のエッチングにより、開口 部10を第2の導電層8および誘電層6の中に画定し て、図2に示すように、高抵抗率の抵抗層5まで延在す る垂直な壁(例えば、直径が0.8~1.5 µmの円形)の 付いた井戸を形成する。

【0029】続いて、最終的にマイクロチップを形成す る導電層12を、CVDによって堆積する。導電層12 は、金属好ましくはタングステンが有利であり、それは 約400~500℃の温度でWF6、H2 およびSiH 4 からCVDによって容易に堆積でき、このためガラス 基板とも両立し得る。この場合、開口部10を形成した 後でかつ導電層12を堆積する前に、チタン/チタン窒 化物 (簡単のため図3にのみ示してある) の薄い層11 30 をスパッタリングまたはCVDによって堆積して、導電 層12が堆積および付着することを支援することが好ま しい。この代わりに、単結晶またはアモルファスシリコ ンを導電層12に使用することもできる。 導電層12の 全体の厚さ(もしある場合、層11を含む)は、400 ~800nmの範囲にあることが好ましく、開口部10 の直径のほぼ半分以下でなければならない。CVDによ れば、円形の開口部10の壁および底部を確実にかなり 平坦に被覆できる。 図3の構造体はこのようにして得ら れたものである。

【0030】この後、導電層12をエッチングして、マ イクロチップを形成する。さらに詳細に説明すると、例 えば薄電層12がタングステンから作られている場合、 SF6、ArおよびO2 の混合物の中で、異方性R. I. E (Reactive Ion Etching:反応イオンエッチン グ) ステップを実行して、グリッド電極 (第2の導電層 8) の平坦な表面および関口部10の底部からすべての タングステンを取り除く。カソード(第1の導電層3お よび抵抗層5)およびグリッド電極(第2の導電層8) を、ドープしたアモルファスシリコンから形成し、導電 【0026】図6~図13は、実施の形態2に関する同 50 層12をタングステンまたは一般にエッチングに対して

(5)

特開平10-188785

感度の異なる材料から形成することによって、第1の導 電層3, 5および8を損傷することなく、導電層12を 選択的にエッチングできる。

7

【0031】導電層12は、開口部10の壁上では一層 厚くなっているので、エッチングによって壁に導電層1 2の残留物が残ることになり、内側にテーパの付いた上 端を有する円筒形の構造体が形成され、一方、導電層1 2は開口部の底から取り除かれるかまたはほとんど取り 除かれる。一般に、関口部の底部に残るタングステンの 量は、堆積された厚さと開口部の直径との比率および実 10 行されたエッチングの量に依存する。堆積およびエッチ ング条件が与えられれば、円筒形の構造体の上端は、円 り 筒構造の外壁を持ち、放射に好適な小さな曲率半径(チ ップ)の部分を形成する高角度側面にすることができ

【0032】第2の導電層8および開口部10の底部か らのタングステン残留物を完全に取り除くため、 また円 筒形構造体のエッジをグリッド等体(第2の導電層8) の高さ以下に低くするための2つを確実に行うために、 エッチングを総続してある量の、例えば基本的なエッチ 20 ング時間の20~30%増の、オーバーエッチングを行 うと都合がよい。これを行うと図4に示す構造体ができ あがることになり、この図では得られた円筒形の構造体 を14で示し、第2の導電層12の高さ以下のテーパの 付いたエッジを15で示し、また小さな曲率半径で放出 面を構成する部分を16で示してある。

【0033】その後、円筒形の構造体14を囲む誘電層 6の部分を、等方性エッチングによって取り除く。例え ば、誘電層6がシリコン酸化物でできている場合、エッ チングは希釈したHF溶液中で行う。この代わりに、等 方性(例えば、間接プラズマ)エッチングを行って、図 5の構造体を得ることができる。この図では、 等方性エ ッチングによって誘電層6中に形成されたキャビティ1 8を示している。このステップは、円筒形の構造体14 (マイクロチップ) と第2の導電層8 (カソード) との 間の表面電学の問題を安全に除去するのに役に立つ。

【0034】グリッド接続体を形成するための周知のス テップで製造ステップは進行する。すなわち、第2の導 電層8をマスキングしエッチングすることにより、カソ ードの外部接触領域を形成するとともにアノードおよび 40 発光構造を形成する。

【0035】(実施の形態2)図6~図13によって、 第2のやや複雑な実施の形態を示す。この実施の形態で はマイクロチップの上都放出エッジとグリッドとの間の 距離を一層良くコントロールし、このためスクリーンを コントロールするために必要な電圧を低くすることがで きる.

【0036】実施の形態2では、既に説明したように、 第1の導電層3を堆積する。エッチングを実行しマトリ および第2の導電層8を堆積する。この時点で、レジス トマスク21 (図6) を堆積し、第2の導電層8にまで しか延在しない第1の開口部(第1のキャビティ)22 を形成する。この目的のために、第2の導電層8の材料 に選択的異方性反応イオンエッチングを実施して、図6 の構造体を得る。ここで例えば、第2の導電層8がアモ ルファスシリコンで誘電層6がシリコン酸化物の場合 は、この反応イオンエッチングを容易に実施できる。

【0037】レジストマスク21を取り除いた後、スペ ーシング層23を堆積する。この場合その誘電材料は、 第2の導電層8(グリッド導体)および下側の誘電層6 の両方の材料について選択的エッチングができるように 選ぶことが好ましい。例えばスペーシング層23は、C VD、あるいは機積温度を低くするためにブラズマの支 授を伴ったCVD(PECVD)によって堆積した窒化 シリコンで作ることができる。スペーシング層28の厚 さは、円形の第1の開口部22の直径によって異なり、 図7に示す構造体を作るには約200~400nmで良

【0038】スペーシング層23を次に第2の導電層8 まで、第1の開口部22内では誘電層6までRIEによ って異方性的にエッチングして、第1の関口部22の壁 にスペーサ25を形成する(図8)。スペーシング層2 3のエッチングが第2の導電層8と誘電層6との両方の 材料について選択性の問題がある場合、第1の開口部2 2を形成するためのマスクレジストマスク21を堆積す る前に、シリコン酸化物(図示せず)の薄い保護層を堆 積することができる。

【0039】第2の導電層およびスペーサ25をシール ドとして使用して、第1の開口部22の誘電層6を次に RIEによって異方性的に高抵抗率の抵抗層5までエッ チングして、開口部27(図9)を形成する。この校 に、図3および図4を参照して説明したように、マイク ロチップを形成するステップが続く、さらに詳細に説明 すると、チタン/チタン窒化物の層28(簡単のため図 10にのみ示してある)を最初に堆積し、次に導電層2 9 (例えば、図10ではタングステン)を堆積すること が好ましい。これに続いて、層28および導電層29を RIEによって異方性的にエッチングして、それらを第 2の導電層8の表面および開口部27の底部から取り除 く。しかしながら、この場合、スペーサ25が存在して いることを考慮すると、層28および導電層29を第2 の導電層8の表面から取り除くための必要性によっての みエッチング時間が決定される。この結果、マイクロチ ップが、実施の形態1のように、小さな曲率半径の部分 32を備えたテーパ付きのエッジ31を示すような図1 1の構造体が生ずることになる。

【0040】次に、例えば熱リン酸溶液または間接ブラ ズマ(図12)の中にて、スペーサ25を異方性エッチ ックスの列を画定する。高抵抗率の抵抗層5、誘電層6 50 ングによって取り除く。図5に関連して説明したよう

(6)

特別平10-188785

に、円筒形の構造体30を囲む試電層6の部分を、等方 性エッチングによって取り除き、キャピティ18 (図1 3) を得る。第2の導電層8をマスクしエッチングし て、マトリックスの行(グリッド接続体)を形成し、最 終的な操作を実行してスクリーンを得る。

【0041】以上、本発明者によってなされた発明を実 施の形態に基づき具体的に説明したが、本発明は前記実 施の形態に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでもない。 【0042】たとえば、ここで説明し図示した方法とス 10 ウェハの斜視図を取り入れた断面図である。 クリーンに対して、本発明の範囲から逸脱せずに、変更 を行うことができることは明瞭である。特に、ここに記 ! 載した以外の材料も都合良く使用できる。特に、有機材 料(ポリイミド樹脂)は誘電体の材料として使用でき、 酸素プラズマ中でエッチングできる。導電層(カソード およびグリッド)は、マイクロチップとは異なる材料 (例えば、タングステン、タングステン珪化物、クロム またはニオブの導電層、アモルファスシリコンのマイク ロチップ) か、または、第2の導体用のシリコン酸化物 のような保護層を使用し、タングステンのような金属の 20 層が付いたマイクロチップを選択的にカバーすることに より同じ材料(例えば、ドープしたアモルファスシリコ ン)から作ることができる。さらに、2つの導電層は、 例えばここで示した材料から選択して、異なる材料から 作ることができる。

【0043】以上の説明では主として本発明者によって なされた発明をその利用分野である平面FEDスクリー ンに適用した場合について説明したが、これに限定され るものではない。

[0044]

【発明の効果】本願において脱示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0045】 すなわち、説明した方法には、次のような 利点がある。第1に、この方法は周知の技術および標準 的なマイクロエレクトロニクス設備を使用してカソード マイクロチップを形成する方法を提供し、このため、こ れまでFEDスクリーンに提案されてきた技術と比較し てコストを下げることができる。さらに、周知の技術を 使用するため、程度の高い操作性およびこの方法と結果 40 について信頼性を確実なものにする。必要なステップ も、大型スクリーンの場合に優れた結果をもたらす。こ のために得られるスクリーンは、マイクロチップの高角 度放射面が広範囲であるため、その放射効率が優れてお り、電子の放射が容易になっている。この説明した方法 は、隣口部の直径または堆積された層の厚さにほとんど 無関係であり、特に実施の形態2では、グリッドとマイ クロチップとの間の距離を正確にコントロールするの で、このためスクリーンをコントロールするために必要 な電圧を低くし一層均一な放射を得ることができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1である平面FEDスクリ 一ンの製造方法の一製造ステップにおける半導体材料の ウェハの斜視図を取り入れた断面図である。

10

【図2】本発明の実施の形態1である平面FEDスクリ ーンの製造方法の一製造ステップにおける半導体材料の ウェハの斜視図を取り入れた断面図である。

【図3】本発明の実施の形態1である平面FEDスクリ ーンの製造方法の一製造ステップにおける半導体材料の

【図4】本発明の実施の形態1である平面FEDスクリ ーンの製造方法の一製造ステップにおける半導体材料の ウェハの斜視図を取り入れた断面図である。

【図5】本発明の実施の形態1である平面FEDスクリ ーンの製造方法の一製造ステップにおける半導体材料の ウェハの斜視図を取り入れた断面図である。

【図6】本発明の実施の形態2である平面FEDスクリ ーンの製造方法の一製造ステップにおける半導体材料の ウェハの斜視図を取り入れた断面図である。

【図7】本発明の実施の形態2である平面FEDスクリ ーンの製造方法の一製造ステップにおける半導体材料の ウェハの斜視図を取り入れた断面図である。

【図8】本発明の実施の形態2である平面FEDスクリ ーンの製造方法の一製造ステップにおける半導体材料の ウェハの斜視図を取り入れた断面図である。

【図9】本発明の実施の形態2である平面FEDスクリ ーンの製造方法の一製造ステップにおける半導体材料の ウェハの斜視図を取り入れた断面図である。

【図10】本発明の実施の形態2である平面FEDスク 30 リーンの製造方法の一製造ステップにおける半導体材料 のウェハの斜視図を取り入れた断面図である。


【図11】本発明の実施の形態2である平面FEDスク リーンの製造方法の一製造ステップにおける半導体材料 のウェハの斜視図を取り入れた断面図である。

【図12】本発明の実施の形態2である平面FEDスク リーンの製造方法の一製造ステップにおける半導体材料 のウェハの斜視図を取り入れた断面図である。

【図13】本発明の実施の形態2である平面FEDスク リーンの製造方法の一製造ステップにおける半導体材料 のウェハの斜視図を取り入れた断面図である。

【符号の説明】

- 1 基板
- 3 第1の導電層
- 5 纸抗層
- 6 誘電層 (絶縁層)
- 第2の導電層
- 10 開口部
- 1 1
- 12 海雷屠
- 構造体(部分、放出構造体) 50 14




)

`)


(8)

特開平10-188785


[図9]




【図10】




【図11】



[図12]



【図13】



フロントページの続き

(72)発明者 マリア・ザンティーナ・マランゴン イタリア国、20063 チェルンシュコ・ス ル・ナヴィグリオ、ヴィア・ブオナルロッ ティ、38